A Chip-Area-Efficient Capacitor-Less LDO Regulator with Fast Transient Response

一种高面积效率快速响应无片外电容的低压差线性稳压器

刘啸

11749120

硕士

微电子学与固体电子学

詹陈长

2019-05-29

2019-07-15

哈尔滨工业大学

深圳

The rapid development of portable electronic products has made power management chips play an increasingly important role in the current electronics industry. In this scenario, low-dropout (LDO) voltage regulators have turned into the preferred choice for low-voltage on-chip power management solutions, because of their fast response, simplicity and low cost of implementation.This thesis mainly studies and designs a capacitor-less low-dropout linear regulator with high area efficiency and fast response. The first chapter of the thesis gives a brief introduction and analysis of the system composition of LDO; In the second chapter, the basic principles of LDO and the definition of various performance specifications are elaborated, and the research trends of LDO in recent years are briefly analyzed and summarized.The third chapter introduces and analyzes the design method of conventional fully integrated LDO, and proposed a new frequency compensation method for the drawbacks of traditional LDO design. The method reduces the value of the compensation capacitor in the traditional design while ensuring the stability of the circuit, thereby achieving high chip-area efficiency and improving the response speed of the system. On this basis, the fourth chapter mainly optimizes and improves the design limitations of the proposed method. To better suppress the overshoot/undershoot of the output voltage due to load current stepping within a small time, adaptive biasing and dynamic slew rate enhancement techniques are employed. Consequently, the transient response speed of the LDO is further improved as the design requirements are met. The simulation results show that under the same simulation conditions, the response speed of the LDO designed by this method is better than the traditional LDO design. Finally, the fifth chapter of this thesis presents the test results of the proposed LDO to verify its performance and whether the specifications meet the expected design requirements. The design is performed by using the TSMC 0.18μm process. The regulator provides a maximum output current of 30mA for up to 110pF capacitive load. The test results showed that the performance of the proposed LDO regulator is set to the given specifications and improves some qualities of conventional design, such as fast transient response，small chip area and high stability. When the load current steps from 1mA to 100mA within 400ns, the overshoot and undershoot of output voltage are 19mV and 35mV, respectively.

便携式电子产品的普及使得电源管理芯片成为IC行业主要关注的问题之一。随着手机、笔记本、无线传感器网络的升级换代，当下电源管理集成电路设计已经在集成电路设计领域中占有着重要地位。因此在保证成本低廉集成度较高的前提下，研究开发新的功耗低面积小响应速度快的电源管理芯片至关重要；作为直流电源管理芯片的一种，低压差线性稳压器(Low Dropout Regulator, LDO)具备成本低廉、输出噪声低、高精度，结构简单等优点，可以为系统中各个用电模块路提供高质量的电源电压，故其在电源管理芯片中拥有着不可替代的地位。论文第一章首先介绍和讨论了LDO的系统组成及其与开关型稳压电源的主要区别；就不同应用场合，性能差异及元器件组成等问题进行详细的论述和分析。电源管理芯片通常由开关型稳压器（这里特指直流转直流）和线性稳压器构成，其作用主要为将电池或其他供电设备的电源转化为不同的输出电压，用以给其它模块提供低噪声的纯净电源。在开关型稳压器设计中，无源器件的使用往往使其占用较大的芯片面积，且由于开关状态的快速切换，其输出电压在相当宽的频率范围内包含大量噪声。尽管其具备较高得转换效率，但在较低压降的情况下，对于对噪声敏感的电路模块，LDO则具备相当明显的应用优势；例如其相较于开关型稳压器有着优异的电源抑制比、出色的负载调整率以及更快的瞬态响应速度。故本文就高集成度而言，研究并设计了两款高面积效率的全集成低压差线性稳压器，其特点分别着重于高稳定性和快速瞬态响应，并在随后的第三四章中分别详细介绍。在传统片上全集成LDO的设计中，为保证其内部环路的稳定性，其位于低频的主导极点一般定在误差放大器和功率管之间，因此设计时通常会在该处加一几皮法的片上补偿电容，来满足环路对相位裕度的要求。但该方法缺点在于无源器件的应用增加了芯片的面积，此外，当LDO输出因负载电流突变而造成电压波动时，其内部则会借由线性负反馈系统来恢复稳态，而过大的补偿电容无疑会减弱其恢复稳态的时间，即减弱了误差放大器对功率管的充放电速度，从而使得线性稳压器在负载快速跳变时在其输出端产生一个剧烈的电压波动，该影响尤其在低功耗设计中更为明显。瞬态响应是衡量LDO响应速度快慢的重要特性指标，其决定因素由LDO环路的小信号特性以及大信号响应决定。而具备快速瞬态响应的LDO在近些年的LDO研究中占有着重要地位。因此如何保证在较低功耗情况下协调误差放大器的摆率和环路带宽之间的关系，进而来提高线性稳压器的响应速度是本文的重要研究方向之一。本文第二章首先对LDO的基本工作原理及各个模块间的设计做了全面的阐明和论述，随后详细地介绍了其各个特性指标间的设计要求和注意事项，如LDO的负载调整率、线性调整率、电源抑制比、电流效率以及瞬态响应等特性指标间的设计折中。最后单独分析了线性稳压器的稳定性问题，就传统片上全集成LDO的频率补偿及零极点分布做了完整的推导和研究。论文第三章首先介绍了传统片上全集成LDO的设计方法，并针对传统设计中的频率补偿弊端，提出一种新的频率补偿方式：采用电容倍增电路取代传统设计中的大补偿电容。该章节首先介绍了电容倍增电路的基本工作原理及特性指标，并讨论了不同电容倍增电路结构的选取与设计方法以及作为频率补偿模块对LDO环路稳定性的影响因素；随后在完全相同的电路结构、晶体管尺寸、仿真环境下对传统LDO设计进行稳定性和瞬态响应等性能指标上的比对。由仿真结果表明，该设计相较于传统LDO，在电路轻负载的情况下，具备更优异稳定性，同时由于减小了传统设计中的补偿电容的容值，从而变相增强了误差放大器的摆率，故在提升芯片集成度的同时，改善了自身线性负反馈系统的响应速度。在此基础上，第四章主要针对使用电容倍增电路进行频率补偿的设计局限对电路进行优化和改进。在满足预期设计要求的同时，为更好地抑制由于负载电流跳变而引起输出电压的上冲和下冲，本文的第二款LDO采用了自适应偏置和动态摆率增强技术，从而在较低的功耗情况下获得不错的抑制电压过充效果。自适应偏置结构引入使LDO在轻载状态下有着较低的静态功耗，在重载情况下有着优异的电流效率；随着负载电流的增加LDO的偏置电流也随之改变，不仅在一定程度上改善了负载电流由中载至重载跳变时而引起的电压下冲，还提高了LDO在整个负载电流范围内环路带宽。动态摆率增强电路的使用帮助LDO在相对较低的功耗下获得跟为出色的响应速度，从而抑制由于负载跳变引起的剧烈电压波动。仿真结果显示，经过改善后的设计不仅具备高稳定性而且具备更快的瞬态响应速度。此外，第四章还详述了LDO在版图设计时所需注重的问题，如版图设计过程中的布局、走线及线宽问题，以及大输出电流下LDO功率管的版图设计以及版图中的匹配性问题。论文第五章主要介绍了芯片的测试结果，验证其性能及各项指标是否符合预期设计要求。本设计在0.18μm CMOS工艺下流片测试；测试结果表明其各项性能指标均符合设计要求且相对于传统LDO设计，无论是稳定性还是瞬态响应等特性指标，相较于传统无片外电容的LDO都有所提升。该设计的输入电压分别为2V和1.1V；其压差电压为100mV，最大负载电流为30mA；经测试其负载调整率为0.37mV/mA。输入电压由1.8V至2.2V变化时测得其线性调整率为0.0075mV/V。其静态电流在电路空载情况下为13.4μA。当在负载电流以60mA/us的速度由0跳至30mA的情况下，其输出电压上冲为87mV，电压下冲为111mV。

LDO fully-on-chip fast transient response high performance chip-area-efficient

低压差线性稳压器 全集成 快速响应 高性能 高面积效率

英语

联合培养

南方科技大学

Liu X. A Chip-Area-Efficient Capacitor-Less LDO Regulator with Fast Transient Response[D]. 深圳. 哈尔滨工业大学,2019.